Clean up testing of instructions. Allow testing to quit if test pattern tests

src/trusted/validator_arm/gen/arm32_decode_named.cc

Index: src/trusted/validator_arm/gen/arm32_decode_named.cc
===================================================================
--- src/trusted/validator_arm/gen/arm32_decode_named.cc	(revision 8506)
+++ src/trusted/validator_arm/gen/arm32_decode_named.cc	(working copy)
@@ -223,8 +223,8 @@
    return Binary2RegisterImmedShiftedTest_Tst_Rule_231_A1_P456_instance_;
   }
 
-  if (((insn & 0x01E00000) == 0x01A00000) && ((insn & 0x00000F80) == 0x00000000) && ((insn & 0x00000060) == 0x00000000)) {
-   return Unary2RegisterOp_Mov_Rule_97_A1_P196_instance_;
+  if (((insn & 0x01E00000) == 0x00400000) && (true) && (true)) {
+   return Binary3RegisterImmedShiftedOpRnNotSp_SubRule_213_A1_P422_instance_;
   }
 
   if (((insn & 0x01E00000) == 0x01800000) && (true) && (true)) {
@@ -247,8 +247,8 @@
    return Unary2RegisterImmedShiftedOp_Mvn_Rule_107_A1_P216_instance_;
   }
 
-  if (((insn & 0x01E00000) == 0x01A00000) && ((insn & 0x00000F80) == 0x00000000) && ((insn & 0x00000060) == 0x00000060)) {
-   return Unary2RegisterOp_Rrx_Rule_141_A1_P282_instance_;
+  if (((insn & 0x01E00000) == 0x00800000) && (true) && (true)) {
+   return Binary3RegisterImmedShiftedOpRnNotSp_Add_Rule_6_A1_P24_instance_;
   }
 
   if (((insn & 0x01E00000) == 0x00C00000) && (true) && (true)) {
@@ -259,8 +259,8 @@
    return Unary2RegisterImmedShiftedOp_Lsl_Rule_88_A1_P178_instance_;
   }
 
-  if (((insn & 0x01E00000) == 0x00800000) && (true) && (true)) {
-   return Binary3RegisterImmedShiftedOp_Add_Rule_6_A1_P24_instance_;
+  if (((insn & 0x01E00000) == 0x01A00000) && ((insn & 0x00000F80) == 0x00000000) && ((insn & 0x00000060) == 0x00000060)) {
+   return Unary2RegisterOp_Rrx_Rule_141_A1_P282_instance_;
   }
 
   if (((insn & 0x01E00000) == 0x00A00000) && (true) && (true)) {
@@ -271,24 +271,24 @@
    return Unary2RegisterImmedShiftedOp_Asr_Rule_14_A1_P40_instance_;
   }
 
-  if (((insn & 0x01E00000) == 0x01C00000) && (true) && (true)) {
-   return Binary3RegisterImmedShiftedOp_Bic_Rule_20_A1_P52_instance_;
+  if (((insn & 0x01E00000) == 0x01A00000) && (true) && ((insn & 0x00000060) == 0x00000020)) {
+   return Unary2RegisterImmedShiftedOp_Lsr_Rule_90_A1_P182_instance_;
   }
 
-  if (((insn & 0x01E00000) == 0x00400000) && (true) && (true)) {
-   return Binary3RegisterImmedShiftedOp_SubRule_213_A1_P422_instance_;
-  }
-
   if (((insn & 0x01F00000) == 0x01500000) && (true) && (true)) {
    return Binary2RegisterImmedShiftedTest_Cmp_Rule_36_A1_P82_instance_;
   }
 
+  if (((insn & 0x01E00000) == 0x01C00000) && (true) && (true)) {
+   return Binary3RegisterImmedShiftedOp_Bic_Rule_20_A1_P52_instance_;
+  }
+
   if (((insn & 0x01F00000) == 0x01700000) && (true) && (true)) {
    return Binary2RegisterImmedShiftedTest_Cmn_Rule_33_A1_P76_instance_;
   }
 
-  if (((insn & 0x01E00000) == 0x01A00000) && (true) && ((insn & 0x00000060) == 0x00000020)) {
-   return Unary2RegisterImmedShiftedOp_Lsr_Rule_90_A1_P182_instance_;
+  if (((insn & 0x01E00000) == 0x01A00000) && ((insn & 0x00000F80) == 0x00000000) && ((insn & 0x00000060) == 0x00000000)) {
+   return Unary2RegisterOp_Mov_Rule_97_A1_P196_instance_;
   }
 
   if (((insn & 0x01E00000) == 0x00000000) && (true) && (true)) {